东方晶源PanGen®平台再添新成员 套刻记号优化器具PanOVL上线

小引

当半导体制造工艺演进到22nm及以下节点时，跟着多重图形工夫的引入，对不同工艺层之间套刻（Overlay）误差的条款变得越来越高。套刻测量工夫可分为基于像面图像识别测量工夫和基于衍射旨趣的DBO（Diffraction Based Overlay）测量工夫。比拟于基于图像识别的规律，基于衍射的套刻误差测量具有更好的测量落拓类似性、更低的成就引起测量误差TIS（Tool Introduced Shift）、可允洽更小的特征尺寸等特色，成为大界限集成电路22 nm及以下工艺工夫节点所无为吸收的套刻测量表情。

为了测量套刻误差，在晶圆上需要挑升联想特定的套刻记号，套刻误差装配测量的性能很猛进程上取决于套刻记号的联想。基于计较光刻的DBO套刻象征优化器具不错仿真套刻误差测量的要道联想，从而基于仿真落拓不错给出具有更佳办法的套刻记号联想有联想，进而缩小记号研发的周期并提高扫数光刻经由的效果和质料。

居品简介

东方晶源基于坚实的计较光刻平台PanGen®推出了DBO套刻记号仿真优化居品PanOVL，不错对套刻记号从多个要道联想维度张开计较仿真。同期讨论大规效法真海量套刻记号的应用场景，PanOVL引入了散布式的计较框架，大大加快了通过仿真寻找更优套刻记号的效果。

居品功能

东方晶源的PanOVL软件行使PanGen OPC®引擎以及PanGen Sim®严格电磁场仿真引擎，借助GPU+CPU混算平台和PanGen®散布式计较框架，不错进行大界限套刻记号仿真，并详细多个维度的仿真落拓优选出办法更佳的套刻记号有联想用于现实光刻工艺。 PanOVL不错识别具有较大工艺窗口的套刻记号、给出知足清雅信噪比而且探伤信号抗工艺扰动智商更强的套刻记号，还不错仿真曝光经由像差对套刻记号的影响，提供令套刻测量落拓更贴合器件现实情况的套刻记号。

瞻望

东方晶源PanOVL居品的发布丰富了PanGen®计较光刻平台居品矩阵，同期通过以PanOVL居品为纽带不错加强与产业链高下流的合营，为客户提供更全面的奇迹，助力客户在晶圆制造智商方面的擢升。PanOVL的研发将进一步夯实东方晶源在计较光刻领域的工夫全面性和拓展性，为业界带来愈加向上、前瞻的晶圆制造EDA经管有联想。